XC6SLX75-3FGG676 과 XC6SLX100-3FGG676 은 서로 Pin to pin (Pin compatible) 이 가능한가요?

-

XC6SLX75-3FGG676 과 XC6SLX100-3FGG676 은 서로 Pin to pin (Pin compatible) 이 가능한가요?


 현재 PCB 는 XC6SLX75-3FGG676 을 기준으로 되어 있어요. 그런데 디자인한 로직 사이즈가 많아져서 로직 사이즈가 더 큰 XC6SLX100-3FGG676 을 사용하려고 해요, 이 때 PCB 수정없이 사용이 가능한가요? 에 대한...이런 비슷한 상황의 개발자 분들의 문의가 참 많아요.

이 부분에 대하여 가능한지를 확인하는 방법을 설명하려고 합니다.


##1

Xilinx Site에서 DS160으로 검색을 하면 아래의 링크 문서를 확인할 수 있어요.
Xilinx DS160 Spartan-6 Family Overview

위 문서의 3페이지를 보면 아래의 표를 확인할 수 있어요.

위의 표를 살펴보게 되면,
XC6SLX75-3FGG676의 User IO는 408개이지만,
XC6SLX100-3FGG676의 User IO는 480개가 되네요.

따라서 위의 표를 보면 두 Device간에 User IO의 갯수가 서로 다름을 확인할 수 있어요.

480 - 408 = 72
총 72개의 User IO가 차이가 납니다..


##2

지금부터, 차이나는 72개의 User IO가 무엇인지의 확인을 진행합니다.
아래의 링크를 클릭하면, Spartan-6 FPGA의 모든 Pin file을 download 받을 수 있는 사이트를 확인할 수 있어요.
Spartan-6 FPGA Package Device Pinout Files

아래는 위 링크 사이트에서 발췌한 두 디바이스의 Pin File Download 링크랍니다.
각각 text file로 되어 있어요.
XC6SLX75-FGG676 Pinout File
XC6SLX100-FGG676 Pinout File

이 두 개의 File을 비교하여 차이나는 72개의 User IO를 살펴보아요.
파일비교 S/W를 이용하여 두 파일의 차이를 확인할 수 있어요.
아래는 DeltaWalker라는 tool을 사용하여 비교하였답니다.
두 파일 비교 화면

비교 Tool을 이용하면 XC6SLX100에 더 많이 있는 72개의 UserIO가 XC6SLX75에서는 NOPAD임을 확인할 수 있어요.

그리고 차이가 나는 XC6SLX100의 72개 User IO가 XC6SLX75에서는 NOPAD이므로, XC6SLX75를 기준으로 제작한 PCB에 XC6SLX100를 사용할 수 있어요.

만일 이 부분이 VCC이거나, GND이면 두 Device간의 Pin to pin(Pin Compatible)은 불가능하게 됩니다.


##3

현재 사용하고 있는 에디터 툴의 파일 비교 기능을 사용하여 두 개 파일의 차이나는 부분을 꼭 비교하여 보세요.
여러분의 FPGA 설계에 도움이 되었길 바랍니다.
그럼, 오늘도 좋은 하루 되세요.

댓글

댓글 쓰기

이 블로그의 인기 게시물

Clock Mux (BUFGMUX) library의 사용방법과 Timing constraints 적용방법은 ???

-
이미지
Clock Mux (BUFGMUX) library의 사용방법과 Timing constraints 적용방법에 대하여 설명하려고 합니다. 앞으로 설명하는 모든 자료는 UG572 (v1.7) -  UltraScale Architecture Clocking Resources  와 UG974 (v2018.1) - UltraScale Architecture Libraries Guide  에 있는 내용들입니다. (UG572, UG974 문서가 Update되었을 경우 페이지 위치가 달라질 수 있습니다. 하지만 아래 내용에 언급된 "Figure 00-00"으로 검색하시면 캡처한 그림이 위치한 페이지를 찾을 수 있습니다.) 1. BUFGMUX 두 개의 클럭입력을 받아서 하나의 클럭만을 선택하여 사용할 경우에 아래의 그림과 같이 BUFGMUX를 사용합니다. UG572 (v1.7) -  UltraScale Architecture Clocking Resources  의 21페이지 Figure 2-9를 보면 위의 캡처화면을 확인할 수 있습니다. 위 library는 아래와 같은 timng으로 동작이 됩니다. UG572 (v1.7) -  UltraScale Architecture Clocking Resources  의 22페이지 Figure 2-10를 보면 위의 캡처화면을 확인할 수 있습니다. 위 Library를 사용할 경우에 아래의 HDL code를 사용하면 됩니다. VHDL의 경우는 아래와 같습니다. BUFGMUX_inst : BUFGMUX generic map ( CLK_SEL_TYPE => "SYNC" -- ASYNC, SYNC ) port map ( O => O, -- 1-bit output: Clock output I0 => I0, -- 1...
자세한 내용 보기

7-Series Device의 Configuration을 위한 PROM과의 Interface guide

-
이미지
7-Series Device의 Configuration을 위한 PROM과의 Interface에 대하여 설명하려고 합니다. 보통 일반적으로 아래의 2가지 방법 중 한가지 방법을 주로 선택하여 사용합니다. Master SPI x4 Configuration Interface mode Master BPI Configuration Interface mode Synchronous Read 두 가지 mode 중 BPI mode가 SPI mode 보다 Configuration 완료 시간이 더 빠릅니다. 하지만 BPI mode는 SPI mode보다 더 많은 interface pin이 필요합니다. FPGA와 PROM 사이의 PCB 길이는 가능한한 최단거리로 하여 주세요. 앞으로 설명하는 모든 자료는 UG470 (v1.13) March 21, 2018 - 7 Series FPGAs Configuration User Guide 에 있는 내용들입니다. 아래의 내용은 위 두 가지 mode의 연결에 대한 부분을 설명하고 있습니다. 1. Master SPI x4 Configuration Interface mode의 연결은 다음과 같습니다. UG470 (v1.13) March 21, 2018 - 7 Series FPGAs Configuration User Guide 의 55페이지 Figure 2-14를 보시면 아래의 캡처화면을 확인할 수 있습니다. SPI PROM과 FPGA와의 연결은 아래의 캡처화면과 같이 연결하면 됩니다. 여기서 중요한 부분은 PROM과 FPGA 사이의 IO level (Voltage level)이 반드시 동일하여야 합니다. (FPGA와 PROM 사이의 연결 Net의 Pull-up 전원이 VCCO_0으로 일치하는 것을 보세요) 2. Master BPI Configuration Interface mode의 연결은 다음과 같습니다. UG470 (v...
자세한 내용 보기

Xilinx System Monitor(XADC) 를 사용하지 않을 경우, XADC 의 각 pin 들은 어떻게 처리하여야 하나요?

-
Xilinx System Monitor(XADC) 를 사용하지 않을 경우, XADC 의 각 pin 들은 어떻게 처리하여야 하나요? 오늘은 Xilinx System Monitor(XADC) 기능을 사용하지 않는 경우에 XADC 의 각 Pin 들을 어떻게 처리하여야 하나요? 라는 개발자 분들의 문의를 많이 받아요. 오늘은 이 부분을 설명하려고 합니다. (Xilinx System Monitor 는 여러가지 이름으로 표현되고 있어요. XADC 라고도 불리며, SYSMON 이라고도 불리웁니다.) 제일 먼저 Xilinx System Monitor 의 User Guide 문서를 보아야 해요. Xilinx 의 각 Device Family 별로 Xilinx System Monitor(XADC) User Guide 문서가 각각 존재해요. (Xilinx는 문서도 많고.... 어느 문서를 보아야 할지.... 찾기도 힘들고... 참.... 그래요...) ##1 Artix-7, Kintex-7, Virtex-7 에서 XADC 를 사용하지 않는 경우는 아래의 내용을 보세요. 아래의 링크는 7-Series and Zynq XADC User Guide 문서랍니다. 7 Series FPGAs and Zynq-7000 / UG480 (v1.10) - XADC User Guide 위 UG480 문서의 페이지 16~17의 Table 1-1 을 보면 각 Pin 별 사용하지 않을 경우에 대한 처리 내용을 확인할 수 있어요. 정리를 하면 아래와 같아요. VCCADC_0 The pin should be tied to VCCAUX even when the SYSMON is not being used. GNDADC_0 This pin should always be tied to GND even if the XADC is not being used. VREFP_0 This pin should always be connected to GNDA...
자세한 내용 보기