XILINX

XC6SLX75-3FGG676 과 XC6SLX100-3FGG676 은 서로 Pin to pin (Pin compatible) 이 가능한가요? 현재 PCB 는 XC6SLX75-3FGG676 을 기준으로 되어 있어요. 그런데 디자인한 로직 사이즈가 많아져서 로직 사이즈가 더 큰 XC6SLX100-3FGG676 을 사용하려고 해요, 이 때 PCB 수정없이 사용이 가능한가요?  에 대한...이런 비슷한 상황의 개발자 분들의 문의가 참 많아요. 이 부분에 대하여 가능한지를 확인하는 방법을 설명하려고 합니다. ##1 Xilinx Site에서 DS160으로 검색을 하면 아래의 링크 문서를 확인할 수 있어요. Xilinx DS160 Spartan-6 Family Overview 위 문서의 3페이지를 보면 아래의 표를 확인할 수 있어요. 위의 표를 살펴보게 되면, XC6SLX 75 -3FGG 676 의 User IO는 408개이지만, XC6SLX 100 -3FGG 676 의 User IO는 480개가 되네요. 따라서 위의 표를 보면 두 Device간에 User IO의 갯수가 서로 다름을 확인할 수 있어요. 480 - 408 = 72 총 72개의 User IO가 차이가 납니다.. ##2 지금부터, 차이나는 72개의 User IO가 무엇인지의 확인을 진행합니다. 아래의 링크를 클릭하면, Spartan-6 FPGA의 모든 Pin file을 download 받을 수 있는 사이트를 확인할 수 있어요. Spartan-6 FPGA Package Device Pinout Files 아래는 위 링크 사이트에서 발췌한 두 디바이스의 Pin File Download 링크랍니다. 각각 text file로 되어 있어요. XC6SLX75-FGG676  Pinout File XC6SLX100-FGG676  Pinout File 이 두 개의 File을 비교하여 차이나는 72개의 User IO를 살펴보아요....