XILINX

7  Series FPGAs GTP Transceiver를 사용할 경우에 PCB 진행 시의 주의사항에 대하여 설명하려고 합니다. 앞으로 설명하는 모든 자료는 UG482 (v1.9) December 19, 2016 - 7 Series FPGAs GTP Transceivers User Guide 에 있는 내용들입니다. UG482 문서의 Page 235를 보면 아래와 같이 GTP Transceiver에 대한 PCB Artwork 진행 시 고려하여야할 부분에 대한 설명이 있습니다. GTP Transceiver의 Performance를 위하여 반드시 지켜야 할 사항입니다. 1 . The following guidelines must be followed when routing GTP Transceiver data signals on the PCB Eliminate routing of GTP Transceiver signals and SelectIO signals on adjacent layers. Be aware of the potential of broadside coupling if these signals are routed on adjacent layers. Maintain isolation of the return current paths for both the SelectIO signals and the GTP Transceiver signals including both traces and vias. The power islands for the GTP Transceivers are also a potential source for SelectIO induced noise. SelectIO signals should not be routed over the GTP power islands. 2 . Specific SelectIO Guideli...

7 Series FPGAs 의 GTP 를 사용하지 않을 경우, GTP 관련 Pin 들은 어떻게 처리하여야 하나요? "7 Series FPGAs 를 사용할 경우 GTP 를 사용하지 않을 경우에 GTP 관련 Pin 들을 어떻게 하여야 하나요?" 라는 개발자분들이 문의를 많이 받아요. ##1 먼저 7 Series FPGAs 의 GTP 관련 Guide 문서를 보아야 해요. 아래 링크는 7 Series FPGAs GTP User Guide 문서랍니다. UG482 (v1.9) - 7 Series FPGAs GTP Transceivers User Guide 위 문서의 235 페이지의 Table 5-14: GTP PCB Design Checklist 를 자~알 살펴보면 사용하지 않을 경우에 어떻게 하는지에 대한 각 Pin 별 설명이 있어요. Table 5-14: GTP PCB Design Checklist ##2 Table 5-14: GTP PCB Design Checklist 에서 GTP 를 사용하지 않을 경우에 어떻게 하는지에 대한 설명을 정리하면 다음과 같아요. MGTREFCLK0P, MGTREFCLK0N If reference clock input is not used, leave the associated pin pair unconnected. MGTREFCLK1P, MGTREFCLK1N If reference clock input is not used, leave the associated pin pair unconnected. MGTRXP0/MGTRXN0 If a receiver is not used, connect the associated pin pair to ground. MGTRXP1/MGTRXN1 If a receiver is not used, connect the associated pin pair to ground. MGTRXP2/MGTRXN2 If a r...