XILINX

Introduction Evernote에서 여러 종류의 code를 작성할 경우, Syntax Highlighting 기능이 없습니다. 하지만, tohtml.com 에서 Syntax Highlighting을 적용할 수 있는 방법을 제공합니다. 아래의 내용을 통하여 어떻게 적용하는지 알아 봅시다. 01 tohtml.com 위 사이트로 이동합니다. tohtml.com 에서 Type을 VHDL로 선택합니다. (원하는 language로 선택하면 됩니다.) 02 사용하는 Editor에서 Highlighting하려는 Source code를 copy를 합니다. (아래 Editor tool은 Visual Studio Code 입니다. 03 tohtml.com 의 sourrce code란에 paste합니다. 04 "Highlight" button을 click합니다. 05 "Copy to Clipboard" button을 click합니다. 06 Evernote에 Paste 합니다. 07 그 외에 위와 같은 기능을 제공하는 웹사이트가 여러 곳 있습니다. hilite.me resurchify.com September 07, 2020 Posted by Willy

How to reset "Using cached IP results" in Vivado How to reset "Using cached IP results" in Vivado Vivado에서 생성한 IP에서 Reset Output Products 실행 후, IP의 setting을 변경하고서 Generate Output Products 실행하면.... 아래의 그림처럼 가~끔 IP의 status가 Using cached IP results 로 표시되는 경우가 발생합니다. 이러한 문제가 발생할 경우에 해결 방법을 알아보겠습니다. 아래의 두 가지 방법으로 문제를 해결할 수 있습니다. Vivado Top Menu에서 Tools > Settings를 클릭합니다. 아래의 그림에서 보이는 "Clear Cache" 버튼을 클릭한 후 IP의 Generate Output Products를 실행하면 문제가 해결됩니다. Vivado의 Tcl Console에서 config_ip_cache -clear_output_repo 를 기입 후 실행합니다. 그리고 IP의 Generate Output Products를 실행하면 문제가 해결됩니다. 여러분의 FPGA 설계에 도움이 되었길 바랍니다. 오늘도 좋은 하루 되세요. Posted by: Willy Kim May 04, 2020

How to repair Xilinx Development Kits How to repair Xilinx Development Kits Xilinx Development Kits의 Warranty 기간은 구매한 Board를 받은 날짜로 부터 90일간 입니다. 이러한 Warranty 기간이 지나고 나서 Board에 문제가 발생할 경우는 어떻게 되는지 살펴보겠습니다. Warranty 90일간이 지나면 구매자가 자기비용으로 직접 수리하여야 합니다. 아래의 링크에서 보다 자세한 내용을 확인할 수 있습니다. AR# 45432 - What is the warranty period applied to Xilinx Development Kits? 공식적인 Xilinx Design Partner인 Whizz Systems 을 통하여 Board 수리 의뢰를 할 수 있습니다. 아래의 메일 링크로 Board 수리 의뢰를 확인할 수 있습니다. Whizz Systems E-mail Whizz Systems web-page 여러분의 FPGA 설계에 도움이 되었길 바랍니다. 오늘도 좋은 하루 되세요. Posted by: Willy Kim April 27, 2020

DDR3/4 memory의 Type에 따른 Max Interface Speed UltraScale, UltraScale+ Device의 경우 어떠한 Type의 DDR3/4 memory를 사용하는지에 따른 Max Interface Speed를 확인하는 방법 UltraScale, UltraScale+ Device의 Speed Grade, Temperature rating 별로 어떠한 Type( Ranks, Slots )의 DDR3/4 memory 를 사용하는지에 따라 Max Interface Speed는 달라집니다. 개발자들은 이 부분을 확인하기 위하여 Vivado에서 Xilinx MIG(Memory Interface Generater) IP에서 해당 Type의 memory를 선택하여 검증하는 작업을 거치게 되며 그에 따른 시간이 소요됩니다. 이러한 부분을 쉽게 확인하는 방법에 대하여 살펴보겠습니다. 아래의 링크를 클릭하면 Xilinx가 제공하는 Excel Sheet를 download 받을 수 있습니다. Memory Performance Utility determines the maximum rate for your configuration( Excel File ) 위 Excel 파일을 다운로드 후, Open하면 아래의 그림과 같이 각 Device의 Speed Grade, Temperature rating 별로 어떠한 Type( Ranks, Slots )의 DDR3/4 memory 를 연결하는냐에 따른 Max Interface Speed를 확인할 수 있습니다. 여러분의 FPGA 설계에 도움이 ...

연결 가능한 DDR3/4 memory 갯수 UltraScale, UltraScale+, Zynq UltraScale+ device의 Package 별로 연결 가능한 DDR3/4 memory 갯수를 확인하는 방법 몇 개의 External DDR3/4 memory를 Interface할 수 있는지는 사용하는 FPGA Package에 따라 달라집니다. 사용하는 FPGA Package가 가지고 있는 IO Bank의 갯수에 따라 연결 가능한 memory의 갯수가 한정될 수 밖에 없기 때문입니다. 개발자들은 이 부분을 확인하기 위하여 Vivado에서 Xilinx MIG(Memory Interface Generater) IP를 여러 개 구성하여 검증하는 작업을 거치게 되며 그에 따른 시간이 소요됩니다. 이러한 부분을 쉽게 확인하는 방법에 대하여 살펴보겠습니다. 아래의 링크를 클릭하면 Xilinx가 제공하는 Excel Sheet를 download 받을 수 있습니다. UltraScale_Memory_Interface_Capacities_v1p1.xlsm 위 Excel 파일을 다운로드 후, Open하면 아래의 그림과 같이 각 Device Package 별로 어떠한 External DDR3/4 memory를 연결하는냐에 따라 연결 가능한 최대 갯수를 확인할 수 있습니다. 여러분의 FPGA 설계에 도움이 되었길 바랍니다. 오늘도 좋은 하루 되세요. Posted by: Willy Kim April 09, 2020

Xilinx MIG IP의 Max Performance 각 FPGA의 Family 별 Xilinx MIG IP의 Max Performance를 확인하는 방법 일반적으로 External DDR2/3/4 memory Interface를 위하여 memory controller IP로 Xilinx MIG IP를 사용합니다. 그리고 개발자들은 각 FPGA의 Family 별 Xilinx MIG IP의 Max Performance를 알고 싶어 합니다. 이러한 Xilinx MIG IP의 Max Performance를 확인하는 방법에 대하여 살펴보겠습니다. 각 FPGA의 Family 별 Xilinx MIG IP의 Max Performance를 확인하는 방법은 Data Sheet: DC and AC Switching Characteristics를 통해서 알 수 있습니다. Spartan-7의 경우는 DS189 (v1.9) March 13, 2019 - Spartan-7 FPGAs Data Sheet: DC and AC Switching Characteristics 의 page 15에서 External Memory에 대한 Max Interface Speed를 확인할 수 있습니다. Artix-7의 경우는 DS181 (v1.25) June 18, 2018 - Artix-7 FPGAs Data Sheet: DC and AC Switching Characteristics 의 page 15에서 External Memory에 대한 Max Interface Speed를 확인할 수 있습니다. ...

Location for BIT File Vivado Install시에 "Java(TM) Platform SE binary has stopped working" 메세지가 나오는 문제 Xilinx Vivado Tool 할 경우에 "Java(TM) Platform SE binary has stopped working" 라는 메세지가 나오는 경우가 있습니다. 이러한 경우 어떻게 문제를 해결하는지 정리하여 보았습니다. 문제 해결을 위하여 아래의 세 가지 방법으로 진행하여 볼 수 있습니다. 현재 사용하는 Windows OS의 최근 Update를 진행합니다. Java를 Uninstall한 후, 최근 Java를 Install 합니다. 아래의 각 링크를 보아 주세요. How do I uninstall Java on my Windows computer? How do I install Java? Java 응용프로그램이 Viedo driver와의 충돌로 인한 문제인 경우가 있습니다. 아래의 링크를 통하여 각 비디오 카드에 행당되는 드라이버를 업테이트 하세요. ① NVIDIA ② Radeon ATI ③ Intel Reference Web-site: Why do I see the message, "Java(TM) Platform SE binary has stopped working" Posted by: Willy Kim January 01, 2020

Location for BIT File Xilinx BIT file의 생성 위치를 변경하는 방법 Xilinx Vivado Tool에서 BIT file이 생성되는 위치는 특정 폴더에 생성되도록 정하여져 있습니다. 개발자들 중에서는 이러한 특정 폴더에 생성되는 BIT file을 다른 경로의 폴더에 생성되어지도록 하고 싶어하는 경우가 있습니다. 이러한 특정 폴더의 위치를 개발자가 원하는 위치로 변경을 할 수 있는 option이 Xilinx Vivado tool은 제공하고 있지 않습니다. 그러나 특정 폴더에 생성된 BIT file을 복사하여 개발자가 원하는 폴더 위치로 붙여넣기하는 작업이 자동으로 이루어지도록 하는 방법이 있습니다. 지금부터 위에서 언급한 작업이 자동으로 이루어지도록 하는 방법에 대하여 살펴보겠습니다. Xilinx BIT file이 생성되는 특정 폴더의 위치는 다음과 같습니다. D:/[Project Name]/[Project Name].runs/impl_1/[Top file name].bit Exmple : 아래와 같이 항상 정해진 경로의 폴더 위치에 생성됩니다. 생성된 BIT file을 복사하여 원하는 폴더에 붙여넣기하는 TCL file을 작성하여야 합니다. file copy [Top file name].bit [directory where you want it to go] Examle : 아래의 내용이 있는 aaa.tcl (TCL file)을 만듭니다. 위에서 만든 TCL file을 Vivado Tool의 Option에 적용하는 방법을 설명하겠습니다. 아래의 캡처화면처럼 Vivado의 ①Settings 창에서 ②Bitstre...

Xilinx Programming Cable Xilinx Programming Cable이 어느 날 갑자기 Download가 않되는 문제와 해결방법 지금까지 문제없이 잘 사용하던 Xilinx Programming Cable이 어느 날 갑자기 Download가 않되는 경우가 있습니다. 이러한 경우의 해결방법에 대하여 설명하려 합니다. 다음의 세 가지 테스트를 진행하여 봅니다. 테스트 1) 사용하고 있는 Xilinx Programming Cable이 고장은 아닌지를 의심하여야 합니다. 다른 Xilinx Programming Cable에서도 동일한 문제가 있는지 확인합니다. 테스트 2) Xilinx Programming Cable이 연결된 PC의 USB port가 손상되었지를 의심하여야 합니다. Xilinx Programming Cable이 연결된 PC의 USB port를 변경하여 테스트 합니다. 테스트 3) 다른 PC에서도 동일한 문제가 있는지 확인합니다. 만일 다른 PC에서는 문제없이 동작한다면, 문제가 발생하는 PC의 Xilinx Programming Cable drivers의 손상을 의심하여야 합니다. 위 테스트 3)의 Xilinx Programming Cable drivers가 의심된다면, Xilinx ISE의 경우, 아래의 링크를 참조하여 Xilinx Programming Cable drivers를 manually (re)install을 합니다. AR# 54381 Xilinx Vivado의 경우, 아래의 링크를 참조하여 Xilinx Programming Cable drivers를 manually (re)install을 합니다. AR# 59128 ...

Failed to start Set console font and keymap [Error] Failed to start Set console font and keymap on Ubuntu 문제없이 잘 사용하던 Ubuntu 시작 시에 다음과 같은 Error message가 발생하는 경우가 있습니다. 이러한 경우의 해결방법에 대하여 설명하려 합니다. Ubuntu 바탕화면에서 " Ctrl + Alt + T "를 클릭합니다. 다음과 같이 Terminal 창이 띄워집니다. 띄어진 Terminal 창에 " sudo systemctl restart console-setup.service "을 기입한 후에 엔터 키를 누룹니다. 그리고 Ubuntu 재부팅을 합니다. 이후에는 Ubuntu 시작 시에 " Failed to start Set console font and keymap "라는 Error message가 보이지 않게 됩니다. 지금까지 Error message: Failed to start Set console font and keymap을 해결하는 방법에 대하여 설명하였습니다. Posted by: Willy Kim March 17, 2019

How to install ATOM Editor How to install Atom Editor on Ubuntu VHDL 혹은 Verilog source를 coding하는데 여러가지 Editor tool들이 사용되고 있습니다. 그 중에 요즈음은 ATOM Editor가 많이 인기를 얻고 있습니다. ATOM은 Github에서 개발된 오픈소스로 무료입니다. Windows 10, Linux, Mac OS X에서 모두 무료로 사용 가능합니다. 여기서는 Ubuntu OS에 ATOM Editor를 Install하는 방법에 대하여 설명하려 합니다. Ubuntu 바탕화면에서 " Ctrl + Alt + T "를 클릭합니다. 다음과 같이 Terminal 창이 띄워집니다. 위 Terminal 창에 " sudo add-apt-repository ppa:webupd8team/atom "을 기입한 후에 엔터 키를 누룹니다. 그리고 현재 Log-in ID의 passward를 물으면 기입한 후 엔터 키를 누룹니다. 이 후 " Press [ENTER] to continue or Ctrl+c to cancel adding it. "가 보이면 다시 엔터 키를 누룹니다. 다음은 Terminal 창에 아래와 같이 " sudo apt update "을 기입한 후 엔터 키를 누룹니다. 현재 Log-in ID의 passward를 물으면 기입한 후 엔터 키를 누룹니다. 다음은 Terminal 창에 아래와 같이 " sudo apt upgrade "을 기입한 후 엔터 키를 누룹니다. 이 후 " Do you want to continue? [Y/n] "가 보이면 " Y "를 기입한 후 엔터를 누룹니다. ...